Sèjousi, ak amelyorasyon kontinyèl nan pwosesis fabrikasyon chip la, ka gen plis pase 10 milya dola tranzistò nan chip la. Ki jan yo enstale anpil tranzistò?
1
Lè chip la kontinyèlman elaji, li sanble yon gwo vil andedan.
Sa a se yon foto SEM View Top-down. Ou ka byen klè wè estrikti nan kouch andedan CPU a. Lajè liy lan vin pi etwat pandan w ap desann, pi pre kouch aparèy la.
Sa a se yon gade kwa-seksyonèl nan CPU a. Ou ka byen klè wè estrikti CPU kouch la. Se chip la ranje nan kouch. CPU sa a gen apeprè 10 kouch. Kouch ki pi ba a se kouch aparèy la, ki se tranzistò MOSFET la.
Lè tib Mos yo elaji nan chip la, yo ka wè yon estrikti ki genyen twa dimansyon tankou yon "podium". Tranzistò a pa gen okenn enduktans, rezistans oswa lòt aparèy ki gen tandans fè jenerasyon chalè. Kouch anwo a se yon elektwòd ki ba-rezistans, ki separe de platfòm ki anba a pa yon izolan. Li jeneralman itilize P-tip oswa N-tip polysilicon kòm materyèl la anvan tout koreksyon pou pòtay lavil la, ak izolan ki anba a se diyoksid Silisyòm.
De kote platfòm la se sous la ak drenaj la lè yo ajoute enpurte, epi pozisyon yo ka chanje. Distans ki genyen ant de la se kanal la, epi li se distans sa a ki detèmine karakteristik sa yo nan chip la.
Natirèlman, tranzistò yo nan chip la se pa sèlman Mos tib, men tou, tranzistò tri-gate. Tranzistò yo pa enstale, men yo grave pandan fabrikasyon chip.
Lè w ap desine yon chip, designer chip la pral sèvi ak zouti EDA pou planifye layout chip la, ak Lè sa a, wout ak wout.
Si nou rale sou kous la pòtay ki fèt, pwen blan yo se substra a, ak kèk fwontyè vèt yo se kouch dope yo.
Fonderie wafer la fabrike selon layout fizik ki fèt pa designer chip la.
Gen de tandans nan manifakti chip. Youn nan se ke wafers yo ap vin pi gwo ak pi gwo, se konsa ke plis chips ka koupe soti pou konsève pou efikasite. Lòt la se pwosesis manifakti chip la. Konsèp pwosesis fabrikasyon an se aktyèlman gwosè pòtay la, ki ka rele tou Nan estrikti tranzistò a, aktyèl la ap koule soti nan Sous la nan drenaj la, ak pòtay la (Gate) ekivalan a yon pòtay, ki se sitou responsab pou kontwole on-off sous la ak drenaj nan tou de bout.
Aktyèl la pral pèdi, ak lajè pòtay la detèmine pèt la lè aktyèl la pase, ki se manifeste nan jenerasyon an chalè komen ak konsomasyon pouvwa nan telefòn mobil yo. Pi etwat lajè a, se pi ba konsomasyon pouvwa a. Lajè minimòm (longè pòtay) pòtay la se pwosesis fabrikasyon an.
Objektif la nan retresi pwosesis nanomèt la se pake plis tranzistò nan yon chip ki pi piti, se konsa ke chip la pa pral vin pi gwo akòz amelyorasyon teknolojik.
Men, si nou fè pòtay la pi piti, pi vit aktyèl la ap koule ant sous la ak drenaj la, pwosesis la pi difisil.
Pwosesis fabrikasyon chip la divize an sèt gwo zòn pwodiksyon, ki se difizyon, fotolitografi, grave, enplantasyon ion, kwasans fim, polisaj, ak metalizasyon. Fotolitografi ak grave se de etap prensipal yo.
Tranzistò yo grave pa litografi ak grave, ak litografi se fè sikui yo ak zòn fonksyonèl ki nesesè pou pwodiksyon chip.
Limyè a emèt pa machin nan fotolitografi itilize ekspoze fèy la kouvwi ak fotorezist atravè yon fotomask ki gen yon modèl. Wòl graf la.
Sa a se wòl litografi, menm jan ak pran foto ak yon kamera. Foto a pran pa kamera a enprime sou negatif la, ak litografi a pa enprime foto a, men dyagram nan sikwi ak lòt konpozan elektwonik.
Gravure se pwosesis pou retire oaza materyèl ki pa vle nan sifas yon wafer Silisyòm lè l sèvi avèk metòd chimik oswa fizik. Nan koule abityèl pwosesis wafer la, pwosesis la grave sitiye apre pwosesis la fotolitografi, ak kouch fotorezist modèl la pa pral siyifikativman erode pa sous la korozyon pandan grave a, konsa tankou ranpli etap nan pwosesis nan transfè modèl. Pwosesis la grave se yon etap kle nan repwodwi modèl mask.
foto
Pami yo, materyèl ki enplike se photoresist. Nou bezwen konnen ke konsepsyon sikwi a premye ekri sou fotomask la pa lazè, ak Lè sa a, se sous limyè a iradyasyon nan mask la nan sifas la nan wafer a Silisyòm ak photoresist, sa ki lakòz zòn nan ekspoze Photoresist la gen yon efè chimik, ak Lè sa a se zòn nan ekspoze oswa ki pa ekspoze fonn epi retire pa devlope teknoloji, se konsa ke modèl la sikwi sou mask la transfere nan photoresist la, epi finalman se modèl la transfere nan wafer a Silisyòm pa teknoloji grave.
Fotolitografi divize an de pwosesis debaz, fotolitografi pozitif ak fotolitografi negatif, dapre diferans ki genyen ant fotolitografi pozitif ak negatif. Nan fotolitografi pozitif, estrikti nan pati ki ekspoze nan rezistans pozitif la detwi ak lave lwen pa sòlvan an, se konsa ke modèl la sou fotorezist la se menm jan ak modèl la sou mask la.
Kontrèman, nan litografi ton negatif, pòsyon ki ekspoze nan reziste negatif la vin di epi li vin ensolubl, epi sòlvan an lave pòsyon mask la, ki fè modèl la sou fotorezist la opoze a modèl la sou mask la.
Nou ka tou senpleman eksplike etap sa a soti nan yon nivo mikwo.
Yon plak photoresist pre-fè kouvri sou wafer (oswa Silisyòm wafer) kouvwi ak fotorezist, ak Lè sa a, wafer la iradyasyon ak reyon iltravyolèt pou yon sèten peryòd tan nan plak la fotorezist. Prensip la se sèvi ak reyon iltravyolèt pou degrade yon pati nan fotorezist la epi fè li fasil korode.
Dissolution photoresist: Photoresist ekspoze a limyè iltravyolèt nan pwosesis fotolitografi a fonn ale, epi modèl ki rete apre yo fin retire a konsistan avèk sa ki sou mask la.
"Etching" vle di ke apre fotolitografi, pati ki deteryore nan photoresist la (rezistans pozitif) grave ale ak yon solisyon grave, ak sifas la nan wafer la montre modèl la nan aparèy la semi-conducteurs ak koneksyon li yo. Lè sa a, sèvi ak yon lòt solisyon grave pou grave wafer la pou fòme aparèy semi-conducteurs ak sikui yo.
Retire photoresist: Apre grave a fini, misyon photoresist la deklare konplè, epi modèl sikwi ki fèt la ka wè apre tout retire.
Plis pase 10 milya tranzistò yo te fè mete pòtre nan fason sa a, ak tranzistò yo te itilize nan yon gran varyete fonksyon dijital ak analòg, ki gen ladan anplifikasyon, chanje, règleman vòltaj, modulasyon siyal ak osilateur.
Plis tranzistò ka ogmante efikasite enfòmatik processeur a; nplis de sa, diminye gwosè a ka diminye tou konsomasyon pouvwa; finalman, apre yo fin chip la redwi nan gwosè, li pi fasil yo ploge li nan yon aparèy mobil satisfè bezwen yo nan eklèsi nan lavni ak eklèsi.
Imaj Chip Tranzistò koup transvèsal
Apre 3nm, tranzistò aktyèl yo pa apwopriye ankò, epi endistri semi-conducteur a ap devlope kounye a nanosheet FETs (GAA FETs) ak nanowire FETs (MBCFETs), ki konsidere kòm wout pou pi devan pou finFET jodi a.
Samsung ap parye sou teknoloji tranzistò GAA gate-around, ki TSMC poko pibliye detay pwosesis espesifik yo. Samsung te anonse premye tranzistò GAA antoure pòtay la nan 2019. Dapre deklarasyon ofisyèl Samsung a, ki baze sou nouvo estrikti tranzistò GAA la, Samsung te fabrike MBCFET (Multi-Bridge-Channel FET, milti-pon-chanèl jaden efè tranzistò) lè l sèvi avèk aparèy nanosheet. ), ki ka siyifikativman amelyore pèfòmans tranzistò ak ranplase teknoloji tranzistò FinFET.
foto
Anplis de sa, teknoloji MBCFET tou konpatib ak teknoloji pwosesis fabrikasyon FinFET ki deja egziste ak ekipman, kidonk akselere devlopman pwosesis ak pwodiksyon an.
2
